半导体器件的电气过应力和静电放电故障

  静电可被定义为物质表面累积的静态电荷或静态电荷之间交互作用累积的电荷。电气过应力(EOS)和静电放电(ESD)是电子行业面临的重大挑战之一。通常来说，半导体行业中超过三分之一的现场故障都是由ESD引起的。ESD导致的半导体故障表现为漏电、短路、烧毁、接触损伤、栅氧缺陷、电阻金属接口损坏等。CMOS尺寸缩小的好处在于降低功耗，提高速度，但更小的尺寸会让较薄的栅氧化层更容易在EOS/ESD情况下受到损坏。随技术进步，尺寸不断减小的半导体芯片、较薄的栅氧化层、多个电源、复杂的芯片以及高速工作的电路，这一些都会大幅度提高ESD敏感性。栅氧化层厚度的减小意味着较低的电流就可能使其遭到损坏。

  ESD预测是一项单调乏味的工作，因为ESD现象在微观和宏观物理层面上都可能会发生。ESD保护设计是IC设计人员的一大挑战。随技术不断向深亚微米级发展，为实现更高的品质衡量准则，CAD流程设计验证中具有增强功能的高稳健性高级预测模型，是应对ESD所必需的。

  ESD损坏通常来源于人工操作、机械臂操作和制造环境中的其它设备，也来源于封装本身累积的电荷。ESD是EOS的子集。可通过两种方法减少ESD引起的IC故障，一是在制造、运输和应用IC的环境中确保适当的人员操作和设备接地，以避免发生ESD问题;二是为封装IC的引脚添加保护电路，在出现ESD应力情况下转移内部电路的高电流并钳制高电压。ESD保护电路设计用于在ESD事件中接通，从而钳制焊盘上的电压。

  现场返回器件的故障分析能通过显示故障机制来协助设计开发工作。芯片制造商按照工业标准确定保证产品的ESD质量，不过他们没办法控制客户如何操作，因此要进行片上有效的保护电路集成和测试。

  本文将对EOS/ESD做基本介绍，并谈谈电荷转移机制、ESD测试模型、电气特征和EOS/ESD相关机制，并给出一些故障分析与技术的实例。

  在介绍EOS/ESD之前，我们先应了解物体之间的电荷转移是如何发生的，电荷转移机制是什么。电荷生成过程主要有三种：摩擦起电(接触和分离机制)、感应和传导等。

  物质表面由于不同物质之间摩擦而产生的电荷不平衡就被称为“摩擦起电”。电荷的极性和强度取决于物质的摩擦电属性、表面粗糙度、施加的压力大小、温度、张力等。图1给出了两个不同电负性物体X和Y之间电荷转移的情况。我们假定物体之间有接触(摩擦)，物体X失去电荷e，而物体Y获得电荷e。因此，物体X相对于物体Y而言带正电。这一现象就是摩擦电。

  让我们看看日常生活中有哪些摩擦电的实例。当人在地板上走，鞋底与地面的接触和分离就会生成静电。如果人在地毯上走，就可能积累起数千伏特的电荷，足以产生电火花。通过接地放电，电荷平衡能够得以恢复。放电速度极快，只需几纳秒就能完成。通常静电放电电压要达到3kV时人体才会有所感觉。ESD事件通常都会让人感到轻微的电击。不过，如果同等的ESD压力注入设备，就可能对设备造成损害。

  环境空气中相比来说较低的湿度也会增加放电时的电压，因为其提高了绝缘物质保持电荷的能力，而且由于空气传导性下降而导致积累的电荷难以逐渐消散。开车时，驾驶员、乘客的衣服与汽车皮制或塑料内饰的摩擦也会积累起电荷。积累的电荷在接触金属车身时可能会产生电火花。

  还有一个摩擦起电的实例就是当IC在运送过程中滑动时，由于IC引线和电子管之间摩擦而产生的电子管静电。在正常的一天中，人体会产生巨大的静电。表1根据物质的摩擦电属性将一些物质进行了分类。

  除了摩擦电之外，通过感应和传导也能在物质中生成静电电荷。带电物质在环境中产生静电场，如有导电物质进入静电场，则会因感应产生内部电荷分布。图2给出了未带电物体B接近带电物体A的情况，物体B会得到分布电荷。近端为负电荷，而远端为正电荷。ESD充电器件模型(CDM)则基于静电感应。

  当两个具有不一样电势的带电物体彼此物理接触时，电荷会从较高电势物体传递到较低电势物体，直到二者电势相同。这种机制就是传导。

  广义地说，物质根据不同的ESD处理类别可分为绝缘体(1012/□(每平方面积上的欧姆值))、慢电荷耗散性防静电(1091012/□)、电荷耗散性防静电(106109/□)以及导电(106/□)物质。防静电物质能抵抗摩擦电，因此在制造和装配环境中防静电和耗散性物质可用来限制电荷累积。

  EOS是用来描述当IC遭遇超出器件数据表规范限制的电流或电压影响时也许会出现的热损坏。EOS事件会造成IC性能降低或永久性功能故障。EOS比ESD的进程要慢得多，但相关能量却很高。热损坏是EOS事件期间生成过多热量造成的结果。EOS事件的高电流会在低电阻路径中生成局部高温。高温会造成栅氧化层、互联、金属烧毁等器件物质损坏。一般说来，EOS和ESD被归为一种故障机制，即“ESD和EOS故障”。这是因为EOS和ESD故障模式很像。ESD和EOS的过应力事件很像，但电流或电压以及时间过应力条件不同。ESD电压很高(500V)，峰值电流一般(~1A到10A)，发生时间很短。EOS的电压较低(100V)，峰值电流很高(10A)，发生时间比较久。如闩锁效应长期持续，也会造成EOS损坏。

  ESD是指两个具有不一样静电电势物体之间通过非间接接触或感应电场而发生瞬态静电放电。ESD是静电带电物体通过IC静电放电导致较大电流和能耗的结果，进而损坏IC。任何物质表面的电荷通常是中性的，如传递能量，就会出现电荷不平衡。

  导体由于导电表面较高的电子流动性不太容易带电，因此会出现电荷重组并保持中性表面。另一方面，摩擦很容易让绝缘体带电。传递能量到不导电物质上就会积累大量局部电荷，最终通过外部路径进行放电。静电的大多数来自就是绝缘体，如塑料表面、绝缘鞋、木材、泡沫包装等。由于绝缘体的电荷分布不均匀，因此其生成的电压会非常高(kV)。

  此外，IC的ESD损坏也是热现象。局部体积快速产生大量热，很难消除，这就造成金属互联烧坏、聚酯损坏、栅氧化层破坏、接触破坏、结点破坏等IC损坏。

  当人走在合成树脂地板上，生成的电压可能高达20kV。干燥空气中摩擦尼龙和聚酯物质产生的电压可高达25kV。如果此人接触接地物体，电荷会在极短时间(1到100纳秒)内从人体移到该物体上，放电时间和电流具体取决于时间常数。

  放电电流约为1到10A。从工厂到现场使用的过程中随时都可能会出现电子设备的静电损坏。半导体设备的设计需考虑ESD保护问题，要能在极短的时间内承受高电流。举例来说，若设备通过ESD-HBM认证，能承受2kV的规范电压，那么该设备就能在10纳秒的上升时间内承受1.3A的电流，或者在150纳秒的下降时间内承受1.3A电流。不过，该产品不能在几毫秒内承受100mA。如果该产品遭受较弱的ESD脉冲而部分损坏，或许仍能继续工作，并足以通过满足数据表规范要求的量产ATE测试。这个缺陷会跟着时间的推移而延伸，几个小时后就会造成产品故障。这种缺陷就是潜在缺陷，由此形成的故障为潜在ESD故障。潜在缺陷难以检测，特别在器件已经装配到成品中的情况下更是如此。

  有许多因素都可导致EOS和静电放电(ESD/EOS)产生，譬如欠佳的片上保护电路设计与布局、技术、生产工具、制造和装配工艺、运输以及设计人员电路板设计等现场应用等。设计人员在应用过程中，可能会因瞬变、接地不正确、电源电压与地面之间的低电阻路径、电源引脚或地面短路、内部电路受损等原因出现ESD/EOS现象。对于IC而言，如果其所处环境超出数据表规范，则最终会出现故障。如果IC在数据表规范范围内工作，则其组件的内部条件是不会产生EOS损坏的，因此，EOS损坏只有在条件异常时才会出现。测试和处理设备时如果接地不正确就会积累静电荷，这些电荷在接触IC之后，立即通过IC传递。

  虽然半导体器件包括EOS保护电路，但是为了确认和保证其满足JEDEC标准规定的有效性与可靠性要求，必须开展ESD测试来检查零部件合不合格。ESD测试主要有3个测试模型：HBM(人体模型)、CDM(充电器件模型)与MM(机器模型)。HBM仿真人体放电产生的ESD。人体被认为是主要的ESD来源，一般会用HBM描述ESD事件。CDM仿真带电器件接触导电物质后放电。MM则仿真物体向组件放电。该物体可以是任何工具，也可以是生产设备。下文会对各个测试模型进行详细描述。

  人在走路时会产生电，但这些电都会进入地面。每走一步都会积累电荷，我们大家可以采用下列方程式来表示该电荷：V/t = n q/C，其中，n表示每秒的步伐数，C表示人体电容。请设想一下绝缘地面上的常见情形，根据结果得出，每走一步V就会增加300V，10秒内达到3kV左右(注：部分电荷泄漏)。

  在HBM测试中，我们采用了简单的串联RC网络，如图3所示，用来仿线M的电阻给100pF电容器充电，然后使用1.5k电阻对其进行放电。大部分HBM事件都是破坏性的，而且上升时间快。因此，采用快速上升时间脉冲能更加精确地仿真HBM放电事件。

  所产生的热量取决于电容、DUT电阻以及ESD脉冲的峰值电压。所产生的热量会引发金属线熔化等热损坏。在HBM测试中，无论IC出现哪种形式的故障模式，栅氧化层、导电棒与结点大多数都会损坏。图3给出了测试设置和电流波形图的特征。首先串联1M电阻和100pF电容器，然后施加高电压。电容器充满电后，通过1.5k电阻放电至DUT引脚。

  CDM可仿真HBM测试无法仿真的现场故障损坏。CDM仿真的情形是：利用摩擦起电效应直接给器件充电，或者通过静电感应间接给器件充电(静电荷存储于零部件本体之中，通过外部地面放电)。

  本测试旨在仿真生产环境下的各种情形，譬如处理机械器件等等，器件沿输送管道或测试处理机滑下，积累电荷，随后该电荷又被放电至地面。CDM ESD测试和典型的电流波形图参见图4。外部地面接触被充电器件的DUT引脚之后，器件则将所存储的电荷放电至外部地面。在CDM测试中，器件在测试固定装置上，背面始终朝上，如图4所示。

  CDM电流高于HBM，因为路径中并没有限流电阻器限制放电。对于500V的测试电压而言，电流波形上升时间一般在400皮秒左右，峰值电流为6A左右，峰值电流维持的时间为1.5至2纳秒。对于1000V的测试电压而言，峰值电流强度为12A。

  机器模型又被称为0欧模型，旨在仿真通过器件向地面放电的机器。MM测试中，故障模式类似于HBM测试。在测试设置中，高压(HV)电源与电阻串联，给电容器充电，利用开关将电容与高压电源切断，然后将电容器连接至电感器进行放电。电感器产生振荡电流波形。MM所采用的基本测试电路和HBM一样，但R=0、C=200pF，如图5所示。充电时，200pF的电容器充当金属处理器等导电性物体，使用1M电阻和0.5H电感器进行放电。MM测试的应用没有HBM测试普遍。MM电流特征波形由正向正弦波峰和负向正弦波峰组成，这两个波峰均呈指数衰变。

  HBM与MM的上升时间(即10秒左右)和总维持的时间相似，因此，它们的焦耳热效应相当，故障机制也因此类似。MM测试中，故障特征和放电过程与HBM测试大体相同。因此，HBM测试能够保证MM的ESD稳健性。通常而言，MM ESD的应力水平比HBM ESD低10倍左右。HBM保护电压通常是2kV左右，而MM则为200V左右，CDM为500V左右。CDM与HBM和MM截然不同，因此，CDM与它们无任何关联。目前，普遍采用CDM和HBM测试ESD保护电路。图6给出了HBM、MM和CDM的电流波形。CDM波形对应最短的已知ESD事件，上升时间为400皮秒，总维持的时间为2秒左右。

  我们通过上文已经了解了不同模型的ESD测试步骤与设置。器件的ESD灵敏度度可定义为：该器件能够通过的最高ESD测试电压和让其产生故障的最低ESD测试电压。每个模型都有自己的分类，以便按照ESD灵敏度对器件进行分类。表2、3、4列出了HBM、CDM与MM的分类情况。

  遭受ESD应力的IC有着明显的故障特征。高电流会融化半导体结构的不一样的区域(ESD-HBM)，而高电场则会破坏电介质(ESD-CDM)。ESD引发的最常见故障模式就是输入/输出引脚处漏电或电阻短路，通过测试台或ATE测试检测现场返修的产品就能发现这样的一种情况。其它故障模式包括高关闭电流(IDDS)、供电电流(IDD)和无输出等开放引脚。开路和短路可通过I-V曲线跟踪测试台观察到。内部电路损坏检测则需要高级故障分析技术。在本节中，我们将详细的介绍ESD/EOS损坏器件的电气和物理分析。

  HBM和CDM代表不同的EOS类型。EOS和ESD可以多种方式损坏半导体器件。大多数EOS和ESD造成的故障都跟以下故障机制有关：

  热损坏是一种EOS和ESD机制。由于EOS-ESD事件中生成大量热量，金属导体或电阻接头熔化。作为保险丝的金属线熔化变成开路。EOS、ESD-HBM事件中会观察到金属熔化。不过，如果导体膜较厚，金属会部分熔化，可能会影响器件的功能。如果金属线电阻为R，电流为IESD，那么产生的功耗为P=I2ESD*R。当局部热量造成温度上升到金属线的熔点时，就会出现金属熔化。以下给出了一些EOS和ESD-HBM的实例。

  在图7中，器件的引脚至引脚I/V曲线没出现短路、开路等不一般的情况，但取下后SEM出现燃烧金属化。

  氧化物击穿可分为软击穿或硬击穿。软击穿是指电介质上的高电阻电流路径，而硬击穿是指电解质层上的高传导性路径。在氧化物软击穿中，器件仍能良好工作，晶体管性能不可能会发生很大变化。这时会发现漏电情况比正常器件略高，但仍可能在数据表限制范围以内。在氧化物硬击穿中，器件无法工作，从栅极到通道形成电流路径，晶体管被破坏。

  栅氧化层损坏是ESD事件中最常见的。栅氧化层击穿取决于氧化物的厚度、偏置电压、氧化物材料的击穿电压、氧化物膜的均匀度和粗糙度等。如氧化物膜有尖锐边缘，那么感应电场会高度集中在边缘上，很可能被击穿。

  假设氧化物层厚度为100A0而氧化物层上的电压为3.3V，那么氧化物层上的平均电场计算如下：E=V/Tox

  电介质材料二氧化硅的击穿电场为11x106V/cm。如氧化物厚度减为50A0，E=6.6x106V/cm且电介质间的电场增加，就会趋近于击穿。如V为常量不变，E.Tox=常量，这是一个双曲线方程式(XY=C)。图8给出了电场和氧化物厚度的曲线：电场和氧化物厚度

  图9：(a)ESD脉冲前的栅氧化层、(b)受到破坏的氧化物形成的细丝和(c)VVB电介质短路等原理图

  氧化物击穿有以下机制：氧化物层上的电压超过氧化物(电介质)的击穿电压(VVB)，这样栅氧化层会被击穿，氧化物层上形成较低电阻或传导路径。由于电流流过路径的电阻减小(氧化物或电介质击穿)，会出现电介质的局部升温。由于局部温度比较高，传导位置熔化，形成细丝，进而导致电介质上的金属层短路，如图9所示。氧化物击穿是CDM的主要击穿机制。

  图11显示了没有观察到输出的晶体振荡器的ESD破损毁坏情况。测试台(I-V曲线跟踪)显示OE(输出启用)引脚处有4.3mA的漏电。故障点隔离用Hamamatsu emission/OBIRCH显微镜检查实现，将问题局部化。在故障引脚的输入电路上检测到热点。随后采用等离子/化学蚀刻进行物理分析发现emission microcopy识别的热点区域存在引脚孔。

  接触毛刺或结点损坏是指p-n结点因ESD事件造成的焦耳热效应损坏。当芯片加热后，共价键被破坏并生成电荷载体，而芯片的电阻率和热传导性随着温度上升而降低。

  Wunsch Bell模型采用以下热扩散方程式，这是描述结点击穿的最常用模型。在此模型中，结点击穿现象由脉冲宽度和器件施加的功率密度决定。

  其中，P=以瓦特为单位的故障功耗，A=以平方厘米为单位的面积，Cp=以J/gcm-K为单位的热容量，=以g/cm3为单位的密度，=以W/cm-K为单位的热传导，t=矩形脉冲宽度，Tm=结点熔化温度，而T0=初始温度。